« スタパ齋藤 | トップページ | verilogでアセンブラ »

2010年10月17日 (日)

「CPUの創りかた」のいじりかた

「CPUの創りかた」についてはググっていただくとして、・・・

ていうかもう初版が7年(!)も前の本で、いまさらこれについての話をするのもアレだなあ。
とはいってもこれを超える本は出てきていないので、書いてみる。

いや俺さ、verilogでプロセッサでも組んでみたりしてんだけどさ。
まあプロセッサ作るのが難しいのはともかく、
せめてアセンブラが無いとプログラム作るの大変じゃん。
ていうかシミュレーションでもプログラム走らせたいじゃん。
他の言語でアセンブラ作ってバイナリ作ってからシミュレータに食わせるのも考えたけど、
管理大変じゃん。
なんたって命令セット作りながら行き当たりばったりに設計してるんで、
アセンブラの仕様がころころ変わるし。
命令セット決めてから設計する方がいいってのはわかってるよ。
でもアレじゃん?作ってる途中で「うわーこれ命令セットがダメ」とかなるじゃん。
だからアセンブラもverilogで書いちまおうと。
で、まあ、かなり良いところまで行ったね。
といってもまだラベルの処理ができない程度なんで、
すごく期待してる人はこのへんでガッカリして他のことをした方が良いかも。

で、このverilogアセンブラを説明するために、
「CPUの創りかた」に出ているTD4というプロセッサを使おうというんで、
verilogで書いたTD4を漁ってみると、ここのがコンパクトで良い感じ。
http://d.hatena.ne.jp/propella/20080616/p1

で、それを元に、アセンブラ入りのRTLを作ったのが次のエントリなんでよろしく。

あとそれをシミュレーションした結果をマイフォトに晒したりして。

« スタパ齋藤 | トップページ | verilogでアセンブラ »

verilog」カテゴリの記事

コメント

コメントを書く

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.f.cocolog-nifty.com/t/trackback/1291557/37279613

この記事へのトラックバック一覧です: 「CPUの創りかた」のいじりかた:

« スタパ齋藤 | トップページ | verilogでアセンブラ »

2014年11月
            1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30            
無料ブログはココログ